



MIPI参数和波形

概述

- MIPI的Time参数
 - MIPI的Timing参数和波形的对应关系
 - MIPI Timing的参数波形和设置
- MIPI内部信号和外部信号对应关系
 - Vsync、Hsync、Dvalid
- MIPI的底层协议和波形的关系
 - EoT、LPS、SoT
 - Data、Short Framer (FS、FE、LS、LE)

MIPI的Time参数

- MIPITx

- Clk-Lane/Data-Lane
- Clk-Lane
- Data-Lane
- Clk-Lane -> Data-Lane
- Data-Lane -> Clk-Lane

$F_{\text{EscClk}} (T_{\text{LPX}})$

$T_{\text{CLK-Trail}}$

$T_{\text{CLK-Prepare}}$

$T_{\text{CLK-Zero}}$

$T_{\text{HS-Trail}}$

$T_{\text{HS-Prepare}}$

$T_{\text{HS-Zero}}$

$T_{\text{CLK-Pre}}$

$T_{\text{CLK-Post}}$

- MIPIRX


- Clk-Lane
- Data-Lane

$T_{\text{CLK-Settle}}$

$T_{\text{HS-Settle}}$

MIPI Timing参数

- MIPI发送有9个参数需要设定



Block Editor

Base Control Video Video - ULPS Mode Lane Mapping Timing

PHY Frequency (MHz) : 1500.00

Clock Timer

T _{CLK-POST} (ns)	113
T _{CLK-TRAIL} (ns)	64
T _{CLK-PREPARE} (ns)	64
T _{CLK-ZERO} (ns)	304


Escape Clock Freq (MHz) 15.00

T_{CLK-PRE} (ns) 333

Data Timer

T _{WS-PREPARE} (ns)	58
T _{WS-ZERO} (ns)	142
T _{WS-TRAIL} (ns)	10

- MIPI接收有2个参数需要设定



Block Editor

Base Control Video Status Lane Mapping Timing

Calibration Clock Freq (MHz) 100.00




Clock Timer

T _{CLK-SETTLE} (ns)	200
------------------------------	-----




Data Timer

T _{WS-SETTLE} (ns)	130
-----------------------------	-----

MIPI时钟定时参数和MIPI波形对应关系



MIPI数据定时参数与MIPI波形对应关系



T_{CLK-Post} 设置和测量

Clock Timer

T_{CLK-POST}(ns) 113

T_{CLK-TRAIL}(ns) 64

T_{CLK-PREPARE}(ns) 64

T_{CLK-ZERO}(ns) 304

Escape Clock Freq (MHz) 15.00


T_{CLK-PRE}(ns) 333

T_{CLK-Post} 标准要求 $\geq 60\text{ns} + 52 \cdot UI$

T_{CLK-Post} 是从Data-Lane结束HS-Trail 到CLK-Trail的时间;
CLK-Post期间, CLK-Lane保持时钟正常发送;

下表是针对不同MIPI速率, 可以设置的最小值

MIPI Rate	MHz	1500	1200	1000	800	500	400
Time/UI	ns	0.67	0.83	1.00	1.25	2.00	2.50
TCLK-Post(Min.)	ns	94.67	103.33	112.00	125.00	164.00	190.00




T_{CLK-Trail} 设置和测量

Clock Timer

T _{CLK-POST} (ns)	113
T _{CLK-TRAIL} (ns)	64
T _{CLK-PREPARE} (ns)	64
T _{CLK-ZERO} (ns)	304
Escape Clock Freq (MHz)	15.00
T _{CLK-PRE} (ns)	333

T_{CLK-Trail} 标准要求 ≥ 60ns

T_{CLK-Trail} 是CLK-Lane 发送时钟结束到进入LP-11状态的时间;
CLK-Trail期间CLK-Lane保持HS-0的状态;



$T_{\text{CLK-Zero}}$ 设置和测量

Clock Timer

$T_{\text{CLK-POST}}$ (ns)	113
$T_{\text{CLK-TRAIL}}$ (ns)	64
$T_{\text{CLK-PREPARE}}$ (ns)	64
$T_{\text{CLK-ZERO}}$ (ns)	304


Escape Clock Freq (MHz) 15.00

$T_{\text{CLK-PRE}}$ (ns) 333

$T_{\text{CLK-Prepare}}$ 标准要求 $\geq 300\text{ns} - T_{\text{CLK-Prepare}}$

$T_{\text{CLK-Zero}}$ 是CLK-Lane的CLK-Prepare结束到进入时钟发送状态前的时间;

CLK-Zero期间CLK-Lane保持HS-0的状态;




Escape Clock Freq设置和测量

Clock Timer

$T_{CLK-POST}$ (ns)	113
$T_{CLK-TRAIL}$ (ns)	64
$T_{CLK-PREPARE}$ (ns)	64
$T_{CLK-ZERO}$ (ns)	304
Escape Clock Freq (MHz)	15.00
$T_{CLK-PRE}$ (ns)	333

T_{LPX} 标准要求 $\geq 50ns$

此处Efinity设置的是Escape Clock Freq，取值范围为10-20MHz，必须与输入的Escape Clock的频率一致；
另外标准要求发送和接收的Escape Clock的频率偏差不能超过2/3 ~ 3/3；所以提供Escape Clock时必须和接收端的一致；



T_{CLK-Pre} 设置和测量

Clock Timer

T _{CLK-POST} (ns)	113
T _{CLK-TRAIL} (ns)	64
T _{CLK-PREPARE} (ns)	64
T _{CLK-ZERO} (ns)	304
Escape Clock Freq (MHz)	15.00
T _{CLK-PRE} (ns)	333


T_{CLK-Pre} 标准要求 $\geq 8 \cdot UI$

T_{CLK-Pre} 是CLK-Lane的CLK-Zero结束到DATA-Lane退出LP-11状态前的时间;

CLK-Pre期间CLK-Lane保持时钟发送的状态;

下表是针对不同MIPI速率, 可以设置的最小值

MIPI Rate	MHz	1500	1200	1000	800	500	400
Time/UI	ns	0.67	0.83	1.00	1.25	2.00	2.50
TCLK-Post(Min.)	ns	5.33	6.67	8.00	10.00	16.00	20.00



T_{HS-Prepare} 设置和测量

Data Timer

T_{HS-Prepare}(ns) 58

T_{HS-Zero}(ns) 142

T_{HS-Tail}(ns) 10


T_{HS-Prepare} 标准要求
 $\geq 40\text{ns} + 4 \cdot \text{UI}$ $\leq 85\text{ns} + 6 \cdot \text{UI}$

T_{HS-Prepare} 是DATA-Lane的LP-01结束到进入HS-Zero状态前的时间；

HS-Prepare期间DATA-Lane保持LP-00的状态；

下表是针对不同MIPI速率，可以设置的取值范围

MIPI Rate	MHz	1500	1200	1000	800	500	400
Time/UI	ns	0.67	0.83	1.00	1.25	2.00	2.50
THS-Prepare(Min)	ns	42.67	43.33	44.00	45.00	48.00	50.00
THS-Prepare(Max)	ns	89.00	90.00	91.00	92.50	97.00	100.00



T_{HS-Zero} 设置和测量

Data Timer

T_{HS-PREPARE}(ns) 58

T_{HS-ZERO}(ns) 142

T_{HS-TRAIL}(ns) 10


T_{HS-Zero} 标准要求
 $\geq 145\text{ns} + 10 \cdot \text{UI} - T_{\text{HS-Prepare}}$

T_{HS-Zero}是DATA-Lane的HS-Prepare结束到进入数据发送状态前的时间;

HS-Zero期间DATA-Lane保持HS-0的状态;

下表是针对不同MIPI速率，可以设置的最小值

MIPI Rate	MHz	1500	1200	1000	800	500	400
Time/UI	ns	0.67	0.83	1.00	1.25	2.00	2.50
T _{HS-Zero} + T _{HS-Prepare} (Min)	ns	151.67	153.33	155.00	157.50	165.00	170.00



T_{HS-Trail} 设置和测量

Data Timer

T _{HS-PREPARE} (ns)	58
T _{HS-ZERO} (ns)	142
T _{HS-TRAIL} (ns)	10

T_{HS-Trail} 标准要求 $\geq \max(n*8*UI, 60+n*4*UI)$


n在正向模式=1, 反向模式4; CSI不支持反向模式, 所以n取1;
由于只有MIPI速率小于70M, 8*UI才大于60+4*UI, 所以我们取60+4*UI;

T_{HS-Trail}是DATA-Lane的数据发送结束到进入LP-11状态前的时间;

HS-Trail期间DATA-Lane保持HS-0的状态;

下表是针对不同MIPI速率, 可以设置的最小值

MIPI Rate	MHz	1500	1200	1000	800	500	400
Time/UI	ns	0.67	0.83	1.00	1.25	2.00	2.50
T _{HS-Trail} (Min)	ns	62.67	63.33	64.00	65.00	68.00	70.00



$T_{\text{CLK-Settle}}$ 设置和测量

Clock Timer


$T_{\text{CLK-SETTLE}}(\text{ns})$ 200

Data Timer

$T_{\text{HS-SETTLE}}(\text{ns})$ 130

$T_{\text{CLK-Settle}}$ 标准要求 $\geq 95\text{ns}$ $\leq 300\text{ns}$

$T_{\text{CLK-Settle}}$ 设置接收器接收时钟Lane时应忽略的时间区间，这个时间是从CLK-Prepare开始计算的；建议根据信号源端的波形，把 $T_{\text{CLK-Settle}}$ 设置在HS-Zero的区间；躲开信号不稳定的区域即可；



$T_{HS-Settle}$ 设置和测量

Clock Timer

$T_{CLK-SETTLE}(ns)$ 200

Data Timer


$T_{HS-SETTLE}(ns)$ 130

$T_{HS-Settle}$ 标准要求
 $\geq 85ns + 6 * UI \leq 145ns + 10 * UI$

$T_{HS-Settle}$ 设置接收器应忽略的时间区间，这个时间是从HS-Prepare开始计算的；
 建议根据信号源端的波形，把 $T_{HS-Settle}$ 设置在HS-Zero的区间；躲开信号不稳定的区域即可；

下表是针对不同MIPI速率，可以设置取值范围

MIPI Rate	MHz	1500	1200	1000	800	500	400
Time/UI	ns	0.67	0.83	1.00	1.25	2.00	2.50
$T_{HS-Settle}(\text{Min})$	ns	89.00	90.00	91.00	92.50	97.00	100.00
$T_{HS-Settle}(\text{Max})$	ns	151.67	153.33	155.00	157.50	165.00	170.00



MIPI内部信号和外部信号对应关系

- MIPI内部Rx和Tx都包含以下信号
 - Vsync 帧同步信号
 - Hsync 行同步信号
 - Dvalid 数据有效信号
- MIPI的外部信号
 - HS 高速模式 200mV差分
 - LP 低功耗模式 1.2V单端

Vsync 对应关系

***测量时没有接匹配电阻，所以HS的差分电压偏高



MIPI-TX波形

Vsync

对应关系

FramerMode = 1




***测量时没有接匹配电阻，所以HS的差分电压偏高

MIPI-TX波形

HSync/Dvalid对应关系

FramerMode = 0




***测量时没有接匹配电阻，所以HS的差分电压偏高

MIPI-TX波形

HSync/Dvalid对应关系

FramerMode = 1



***测量时没有接匹配电阻，所以HS的差分电压偏高


MIPI-RX波形

Vsync

对应关系

FramerMode = 1

***测量时没有接匹配电阻，所以HS的差分电压偏高



MIPI-RX波形

Vsync

对应关系

FramerMode = 0


***测量时没有接匹配电阻，所以HS的差分电压偏高



MIPI-RX波形 Hsync/DValid 对应关系

FramerMode = 0


***测量时没有接匹配电阻，所以HS的差分电压偏高




MIPI-RX波形 Hsync/DValid 对应关系

FramerMode = 1

***测量时没有接匹配电阻，所以HS的差分电压偏高




MIPI的底层协议(LLP)



- MIPI的底层协议（LLP）是一个面向字节的，基于包的协议；它支持任意大小的数据通过短包和长包格式传输。各个包之间由EOT-LPS-SoT序列隔开；
 - EoT是由HS-Trail + LP上升时间组成；
 - SoT是由LP-01 + HS-Prepare + HS-Zero + HS-Sync 组成
 - LPS就是LP-11——LP模式且两个信号都为高；
- 在两个SoT和EoT之间采用HS模式传输数据；数据包括：
 - Short Framer（短帧）用于FS（Framer Start）、FE（Framer End）、LS（Line Start）、LE（Line End）；
 - 长帧用于传输数据；数据包含
 - PH（Packet Head, 32Bit）；
 - 净负荷；
 - PF（Packet Footer, 16Bit）

MIPI波形 DPhy底层协议 对应关系

DataLane




***测量时没有接匹配电阻，所以HS的差分电压偏高

MIPI波形 DPhy底层协议 对应关系


非连续时钟
两个连续短帧
FE、FS或LE、LS

***测量时没有接匹配电阻，所以HS的差分电压偏高



MIPI波形 DPhy底层协议 对应关系

非连续时钟
数据和LE




***测量时没有接匹配电阻，所以HS的差分电压偏高

MIPI波形 DPhy底层协议 对应关系

非连续时钟
数据和LS

(这是一个丢掉了LE的波形)




***测量时没有接匹配电阻，所以HS的差分电压偏高

MIPI波形 DPhy底层协议 对应关系

非连续时钟

一行数据的全部组成
(HS-LE是上一行的)


***测量时没有接匹配电阻，所以HS的差分电压偏高






MIPI波形 DPhy底层协议 对应关系

DataLane



***测量时没有接匹配电阻，所以HS的差分电压偏高



TxRequestHS

TxReadyHS

stopstate

