精简开源的RISC-V处理器核心，超过6年的FPGA集成经验

RISC-V是一个开源的标准指令集架构(ISA)，由非盈利的RISC-V基金会管理。易灵思自2018年开始在FPGA中引入RISC-V内核的支持，目前已超过500万片的出货经验。通过不断地优化、改进，易灵思FPGA中可支持1/2/4软核RISC-V配置，以及四核硬核RISC-V处理器，持续为开源生态而奋斗。

32位
处理器位宽
5级
流水
4-512KB
专用存储
20-400M Hz
处理器性能
永久免费
无License烦恼

Sapphire SoC

  • VexRiscv处理器，具有5级流水 (读取，解码，执行，内存，回写)， 中断和机器模式（Machine Mode)的异常处理
  • 20 - 400 MHz 系统时钟频率
  • 4 - 512 KB 带SPI flash引导加载程序的片上RAM
  • DDR或HyperRAM的内存控制器
  • 内存支持4MB - 3.5 GB
  • 用户可配置外部内存总线频率
  • 1个半双工AXI3接口(最高256位)，用于外部存储器通信
  • 400 MHz DDR 时钟频率, 800 Mbps数据带宽
  • 200 MHz HyperRAM 时钟频率, 400 Mbps数据带宽
  • 多达2个AXI主通道用于用户逻辑
  • 1 AXI从通道到用户逻辑
  • 包含浮点运算单元
  • 包含一个可选的Linux内存管理单元（MMU）
  • 包含一个具有1024个ID的自定义指令接口，以执行不同的功能
  • 支持可选的RISC-V扩展，例如atomic和compressed
  • APB3 外设可支持
  • 32个 GPIOs
  • 3个 I2C masters
  • PLIC
  • 3个 SPI masters，最高时钟频率 25 MHz — 最多 3个 user timers
  • 3个 UARTs，115,200 baud rate
  • 5个 从外设
图片
产品特色

Sapphire SoC集成了一个32位RISC-V处理器，该处理器具有多达8路1-32KB可配置大小的指令缓存，4-512KB的片上RAM，以及各种外设（包含1-5 APB3从站外设和1个AXl从站）。您可以在20-400MHZ范围内配置工作频率（实际性能受设计Fmax的限制）。SoC包括1-3个I2C外设、1-3个UART、1-3个用户定时器和1-3个SPI主器件。SoC还具有浮点单元（FPU）、自定义指令接口和Linux内存管理单元 （MMU）

默认配置具有多达256位半双工AXl总线，可与DDR控制器或HyperRAM控制器进行通信。

  • DDR控制器 – 易灵思Trion系列中支持1066Mbps DDR3硬核控制器，在钛金系列中支持3.2-3.7Gbps LPDDR4/4x硬核控制器。
  • HyperRAM 控制器 – 在钛金系列Ti35/Ti60中，易灵思可提供控制器IP免费为您使用

您可以使用 Efinity或Primus软件中的IP管理器，对SoC各项参数进行自定义配置。

相关文件
Copyright © 2021-2022 粤ICP备20066342号44030502008221