产品中心

Product Center

您目前所在的位置:首页 > 产品 > RISC-V >

产品简介

 

RISC-V是一个开源的标准指令集架构(ISA),由非盈利的RISC-V基金会管理。ISA包含基本指令集和可选的扩展集。由于RISC-V是免费的和开源的,它已经在世界范围内流行起来。目前有超过65个开源或商用的RISC-V内核。

易灵思基于Charles Papon提出的VexRiscv核心创建了RISC-V SoC。VexRiscv在2018年的RISC-V SoftCPU竞赛中获得第一名,是一个32位CPU,使用ISA RISCV32I具有M和C两种扩展模式,有五级流水(读取、解码、执行、内存和回写),以及一个可配置的特征集。SoC具有RISC-V处理器、内存、一系列I/O和用于嵌入用户功能的接口。您可以轻松地在同一个钛金系列或Trion®系列FPGA中创建包含嵌入式计算和用户定义加速器的完整系统。

Sapphire SoC

 
  • VexRiscv处理器,具有5级流水 (读取,解码,执行,内存,回写),中断和机器模式(Machine Mode)的异常处理
  • 20 - 400 MHz 系统时钟频率
  • 4 - 512 KB 带SPI flash引导加载程序的片上RAM
  • DDR或HyperRAM的内存控制器
    • 内存支持4MB - 3.5 GB
    • 用户可配置外部内存总线频率
    • 1个半双工AXI3接口(最高256位),用于外部存储器通信
    • 400 MHz DDR 时钟频率, 800 Mbps数据带宽
    • 200 MHz HyperRAM 时钟频率, 400 Mbps数据带宽
  • 多达2个AXI主通道用于用户逻辑
  • 1 AXI从通道到用户逻辑
  • 包含浮点运算单元
  • 包含一个可选的Linux内存管理单元(MMU)
  • 包含一个具有1024个ID的自定义指令接口,以执行不同的功能
  • 支持可选的RISC-V扩展,例如atomic和compressed
  • APB3 外设可支持
    • 32个 GPIOs
    • 3个 I2C masters
    • PLIC
    • 3个 SPI masters,最高时钟频率 25 MHz — 最多 3个 user timers
    • 3个 UARTs,115,200 baud rate
    • 5个 从外设

Sapphire SoC框图:

 
图片

Sapphire SoC集成了一个32位RISC-V处理器,该处理器具有多达8路的指令缓存和1-32KB的可配置大小,多达8路的数据缓存和1-32KB可配置大小,4-512KB的片上RAM,以及各种外设(包含1-5 APB3从站外设和1个AXl从站)。您可以在20-400MHZ范围内配置工作频率(实际性能受设计fMAX的限制)。SoC包括1-3个I2C外设、1-3个UART、1-3个用户定时器和1-3个SPI主器件。SoC还具有浮点单元(FPU)、自定义指令接口和Linux内存管理单元 (MMU)

默认配置具有多达256位半双工AXl总线,可与Efinix DDR控制器或HyperRAM控制器进行通信。

您可以使用 Efinity®软件中的IP管理器自定义SoC。


开发套件:

 

对于每个RISC-V SoC, 易灵思提供了一个完整的硬件和软件包。此外,为了帮助您开发软件应用程序,易灵思提供了一组预编译的开源软件。这将帮助您实现:

  • 使用易灵思开发板的示例设计构建RTL设计,并学习如何为自己的应用程序扩展示例。
  • 使用示例项目设置软件开发环境,基于示例项目创建您自己的软件,并使用提供的API。
SoC 设计流程

硬件

  • SoC RTL 文件
  • SoC 测试平台
  • 基于易灵思开发板的设计实例
  • 包含 Efinity 软件中

软件

  • 主板支持包 (BSP)
  • 链接描述文件
  • SoC 包含头文件
  • OpenOCD 配置文件
  • 示例软件应用程序
  • 包含 Efinity 软件中

SDK

  • 用于管理项目和软件的Eclipse IDE
  • GCC 编译器
  • 用于调试的OpenOCD 调试器
  • Windows 构建工具 (Windows)
  • 从支持中心下载

文件资料:

 

包含在 Efinity IP 管理器v2021.1及更高版本中

 

Copyright © 2021-2022 粤ICP备20066342号44030502008221